Revista Polo del Conocimiento


Polo del Conocimiento

 

 

Anlisis experimental de la inestabilidad del voltaje de umbral mediante la caracterizacin elctrica uf-otf en mosfets de potencia fabricados en nitruro de galio

 

Experimental Analysis of Threshold Voltage Instability by uf-otf Electrical Characterization in Gallium Nitride Power Mosfets

 

Anlise Experimental de Instabilidade de Tenso Limiar por Caracterizao Eltrica uf-otf em Mosfets de Potncia de Nitreto de Glio

 

 

 

 

Esteban Augusto Guevara-Cabezas I
esteban.guevara@espoch.edu.ec 
https://orcid.org/0000-0001-6652-047X 
,Fabricio Javier Santacruz Sulca III
fabricio.santacruz@espoch.edu.ec 
https://orcid.org/0000-0001-7123-2552 
,Cristian Javier Rocha-Jcome II
crjacome@us.es 
https://orcid.org/0000-0001-6730-5691 
,Jos Luis Tinajero-Len IV
joseluis.tinajero@espoch.edu.ec 
https://orcid.org/0000-0002-3389-4077 
 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

Correspondencia: [email protected]

 

 

 

 

Ciencias Tcnicas y Aplicadas

Artculo de Revisin

 

* Recibido: 27 de marzo de 2022 *Aceptado: 17 de abril de 2022 * Publicado: 13 de mayo de 2022

 

  1. Facultad de Mecnica, Escuela Superior Politcnica de Chimborazo (ESPOCH), Riobamba, Ecuador.
  2. Department of Electronics Engineering, University of Seville, 41092 Seville, Spain
  3. Facultad de Informtica y Electrnica, Escuela Superior Politcnica de Chimborazo (ESPOCH), Riobamba, Ecuador.
  4. Facultad de Informtica y Electrnica, Escuela Superior Politcnica de Chimborazo (ESPOCH), Riobamba, Ecuador.

 


Resumen

En el presente artculo se analiza el procedimiento experimental para la degradacin temporal de los parmetros elctricos PBTI y NBTI en un grupo de dispositivos GaN MOSFETs de canal n, los resultados se obtuvieron aplicando el mtodo de caracterizacin ultra rpido UF-OTF el mismo que permite evaluar la evolucin temporal de la corriente de drenador y el voltaje de umbral cuando el dispositivo se encuentra en un sistema de caracterizacin de semiconductores, el mismo que permite estabilizarlo a un rgimen de temperatura constante mientras vara el voltaje de compuerta, los resultados obtenidos muestran cierto grado de inestabilidad referente al voltaje de umbral V_T, Las mediciones UF-OTF muestran que el cambio en el voltaje de umbral ∆V_T son atribuidos a la captura/emisin de cargas elctricas en el dielctrico e interfaz GaN/AlGaN, adems la variacin del voltaje umbral ∆V_T decrece con el incremento de la temperatura para el mismo nivel de estrs sugerido en los experimentos, sugiriendo que la recuperacin de ∆V_T se restablece con la variacin de la temperatura.

Palabras clave: GaN MOSFETs; BTI; UF-OTF

 

Abstract

In this article, the experimental procedure for the temporary degradation of the PBTI and NBTI electrical parameters in a group of n-channel GaN MOSFETs devices is analyzed. The results were obtained by applying the ultra-fast UF-OTF characterization method, which allows evaluating the temporal evolution of the drain current and the threshold voltage when the device is in a semiconductor characterization system, the same one that allows it to be stabilized at a constant temperature regime while the gate voltage varies, the results obtained show a certain degree of instability referring to the threshold voltage V_T, The UF-OTF measurements show that the change in the threshold voltage ∆V_T are attributed to the capture/emission of electrical charges in the dielectric and GaN/AlGaN interface, in addition to the variation of the threshold voltage ∆V_T decreases with increasing temperature for the same stress level suggested in the experiments, its turning that the recovery of ∆V_T is restored with the variation of the temperature.

Keywords: GaN MOSFETs; BTI; UF-OTF.

 

 

 

Retomar

Neste artigo analisado o procedimento experimental para a degradao temporria dos parmetros eltricos PBTI e NBTI em um grupo de dispositivos GaN MOSFETs de canal n. Os resultados foram obtidos aplicando o mtodo de caracterizao ultra-rpido UF-OTF, que permite avaliar a evoluo temporal da corrente de dreno e da tenso limite quando o dispositivo est em um sistema de caracterizao de semicondutores, o mesmo que permite que ele seja estabilizado em um regime de temperatura constante enquanto a tenso da porta varia, os resultados obtidos mostram um certo grau de instabilidade referindo-se tenso limite V_T, as medies UF-OTF mostram que a mudana na tenso limite ∆V_T atribuda captura/emisso de cargas eltricas na interface dieltrica e GaN/AlGaN, alm da variao da tenso limite ∆V_T diminui com o aumento da temperatura para o mesmo nvel de tenso sugerido nos experimentos, sua girando que a recuperao de ∆V_T restabelecida com a variao da temperatura.

Palavras-chave: GaN MOSFETs; BTI; UF-OTF

 

Introduccin

En la actualidad el continuo incremento del consumo de energa en el mundo se considera uno de los problemas ms crticos de nuestra sociedad, particularmente el consumo de energa global se estima un incremento alrededor del 40%, en este contexto la potencia elctrica es una tecnologa clave que permite enlazar las fuentes de generacin elctrica con el usuario final, mediante el control efectivo y manejo adecuado de la potencia elctrica.

Durante muchas dcadas el silicio ha dominado la industria de los dispositivos electrnicos, alrededor del 87% de los dispositivos electrnicos de potencia en el mercado se basan en la tecnologa de Silicio. Uno de los principales problemas en los actuales dispositivos de potencia basados en Silicio es que una gran cantidad de la energa elctrica generada es consumida por el dispositivo semiconductor durante las transformaciones energticas de los sistemas electrnicos de potencia (fuentes de alimentacin para computadores, drivers para motores industriales, conversores AC/DC, DC/DC, inversores para energas renovables) [1]. Por lo tanto, mejorar la eficiencia energtica de los dispositivos de potencia es fundamental para reducir el consumo energtico global [2-4-19].

 

De esta manera la prxima generacin de dispositivos electrnicos de potencia deben operar a elevados niveles de potencia, frecuencias y temperaturas y por lo tanto mejorar la eficiencia energtica respecto a los dispositivos fabricados en Silicio, por ende, surge la necesidad de introducir al mercado nuevas tecnologas de dispositivos semiconductores que superen los lmites fsicos del silicio [4].

Actualmente los dispositivos fabricados en Nitruro de Galio (GaN) presentan diferentes ventajas potenciales respecto al Silicio (Si), entre las principales a destacar se incluyen la operacin con altos voltajes, estabilidad con altos niveles de temperatura, operacin con elevados campos elctricos crticos y conmutacin a frecuencias elevadas [5]. Respecto a las caractersticas presentadas ha permitido que se utilicen en la implementacin de los distintos sistemas de conversin de energa (conversores DC/DC, inversores) utilizados en la electrnica de potencia, principalmente orientados a la industria elctrica automotriz y energas renovables [6-7].

Sin embargo al considerarse una tecnologa nueva, los dispositivos fabricados con semiconductores WBG, presentan varios factores de inestabilidad referente a sus parmetros elctricos caractersticos (voltaje de umbral y corriente de drenador). Para determinar el nivel de inestabilidad se realizan pruebas BTI, desde un punto de vista prctico [8], es de suma importancia estimar la degradacin BTI para conocer el tiempo de la vida til esperada de los dispositivos (y, por lo tanto, de los circuitos y productos). La evaluacin de la degradacin paramtrica del MOSFET inducida por BTI generalmente procede estresando el dispositivo en una condicin de envejecimiento acelerado bajo condiciones de voltaje de compuerta (dentro de sus valores nominales) y variaciones de temperatura [9-10-11].

Detalles experimentales

Se evalan las parmetros elctricos mediante pruebas que permite determinar el grado de inestabilidad cuando se vara la temperatura bajo condiciones de voltaje de compuerta en tres familias de transistores fabricados en Arseniuro de Galio comercialmente disponibles, las caractersticas elctricas de los dispositivos se muestran en la tabla I, la evaluacin se determin estresando el dispositivo a una variacin de voltaje de compuerta comprendido en sus valores nominales de funcionamiento de esta manera lo que permite determinar la variacin de los parmetros elctricos caractersticos (corriente de drenador y voltaje de umbral ) en intervalos logartmicos de tiempo (tiempo de estrs ) [12].

 

Tabla I Principales Caractersticas elctricas de los dispositivos evaluados

Dispositivo

Vdss [V]

IDmax. [A]

RDS on

[email protected] A

T=25 C

VT

Ciss

[nC]

Temperatura

Max.

C

Dispositivo A

1200

65

80

3

2,5

200

Dispositivo B

1200

45

52

3,5

3,5

200

Dispositivo C

1200

55

52

3,2

3,5

200

 

 

 

 

 

 

 

 

 

 

 

 

 

 

La variacin correspondiente al voltaje de umbral se extrae a partir de la variacin de la corriente de drenador , la misma que ha sido medida en la estacin de prueba, cuando el dispositivo se encuentra bajo condiciones de estrs (voltaje y temperatura). La condicin de estrs debe permitir que el dispositivo opere bajo condiciones de lineales de rgimen, por ende, la corriente de drenador debe ser lineal al momento de las mediciones , este factor de linealidad se obtiene mediante la polarizacin de un reducido voltaje de drenador en el orden de los milivoltios, lo que permite mantener constante el campo elctrico del xido en el canal del transistor durante la etapa de estrs [13].

Mtodo de caracterizacin elctrica

En la Figura 1 se muestra el esquema de las mediciones OTF, la degradacin BTI se induce mediante la variacin de bajo condiciones de estrs , el mtodo establece que sin la reduccin del voltaje de compuerta esta tcnica no sufre de los problemas de recuperacin, el primer punto de datos es medido inmediatamente despus de la aplicacin del voltaje de estrs, por lo tanto se asume que el dispositivo no ha sido estresado y se considera despreciable [14-15], la variacin de la corriente de drenador se obtiene de la ecuacin 1.

Ec. 1

 

 

Grfico, Grfico de lneas

Descripcin generada automticamente con confianza media

Figura 1. Esquema y procedimiento de mediciones OTF.

 

 

El mtodo aplicado depende del retraso del tiempo cero retrasado) entre la aplicacin de y las mediciones , la corriente de drenador inicial lineal , es la primera medicin se toma al tiempo mediante los parmetros de caracterizacin UF-OTF, finalmente estas medicines permiten evaluar y la movilidad efectiva de portadores en el canal [16].

La evaluacin y las mediciones BTI se realizaron mediante el Sistema de Caracterizacin de dispositivos semiconductores Keithley 4200 SCS del Laboratorio de microelectrnica de la Universidad de Sevilla (Espaa), mediante la utilizacin de tarjetas SMU (source unit measure), las cuales se configuran mediante la interfaz grfica Keithley Interactive Test las mismas que permite monitorear constante los parmetros de voltaje de compuerta y temperatura.

Para evaluar los factores de inestabilidad en la familia de transistores de potencia, particularmente en la interfaz GaN/AlGaN y sustrato, se realizaron diferentes barridos de , que permiti evaluar la curva caracterstica mediante la aplicacin de mtodo de caracterizacin OTF [17-18], los intervalos de la tensin de estrs de compuerta aplicada a la compuerta al MOSFET que se configuran en intervalos de 100 mV, se detallan en la Tabla II.

 

 

 

 

Tabla II PARMETROS DE PRUEBAS

Dispositivos

Prueba 1

[V]

Prueba 2

[V]

Prueba 3

[V]

A-B-C

-5 a 5

@ VDS= 50mv

-5 a 10

@ VDS= 50mv

-5 a 15

@ VDS= 50mv

 

 

 

Resultados y discusin

La curva del fenmeno de histresis observada se muestra en la Fig. 2. muestra un significativo comportamiento de histresis, en el orden de cientos de milivoltios, a pesar de los bajos voltajes de puerta aplicados. El comportamiento de la variacin observada se atribuye a la captura y emisin de de electrones de la capa GanN e interfaz GaN/AlGaN, debido a las trampas preexistentes de la interfaz, sustrato (semiconductor) y viceversa. Como se destaca en la figura 2, el cambio la amplitud aumenta al elevar al mximo voltaje de compuerta aplicado, ya que permite llenar las trampas en niveles de energa elevados. Adems, la Fig. 2 muestra que todas las curvas se superponen en la parte inicial ascendente, confirmando as que el punto de partida es de -5V el mismo permite reiniciar las caractersticas de los dispositivos, el comportamiento es universal para las tres familias de dispositivos.

 

Diagrama

Descripcin generada automticamente

Figura 2. Curva caracteristica ID-VGS de histrisis.

La Figura 3 muestra la evolucin temporal tpica de la inducida por tensin para diferentes tensiones de compuerta y variacin de temperatura, se atribuye la variacin debido a la captura de electrones de la capa del GaN en Trampas de interfaz y de borde. Para evaluar la tasa de atrapamiento de electrones, evaluamos la parmetro de tasa de captura, definido en la Ec. 2.

 

 

Ec. 2

 

La variacin de voltaje de umbral aumenta con la tensin de compuerta, mientras que presenta una disminucin anmala con la temperatura, aunque el atrapamiento de electrones durante la fase de estrs es activado trmicamente, la carga atrapada es mayor mediante la activacin trmica, por lo que la variacin despus de la reduccin de temperatura es ms baja, cmo se muestra en la figura 4, cabe sealar un comportamiento universal para las tres familias de dispositivos.

 

Grfico, Grfico de dispersin

Descripcin generada automticamente

Figura 3. Variacin mendiante la variacin del votaje de compuerta a una temperatura fija.

 

 

Grfico, Grfico de dispersin

Descripcin generada automticamente

Figura 4. Variacin mendiante la variacin de la temperatura y voltaje de compuerta fijo.

En la Figura 5, el parmetro de tasa de captura de electrones disminuye considerablemente al incrementar el voltaje de estrs tensin y reduciendo la temperatura. Se muestra el parmetro de tasa de captura b como una funcin del cambio de voltaje de umbral, que es una medida de cargas atrapadas, para las diferentes condiciones de experimentos, observamos un comportamiento universal decreciente de la tasa de captura b en funcin del nmero de trampas llenas independiente de las condiciones de estrs. Debido a que la probabilidad de trampas de carga est asociado con el nmero de trampas vacas disponibles.

 

Interfaz de usuario grfica

Descripcin generada automticamente

Figura 5. Taza de atrapamiento en funcin del cambio del voltaje de umbral

 

 

Conclusiones

Este artculo analiza la variacin del voltaje de umbral en tres familias de MOSFETs comercialmente disponibles de potencia fabricados en Nitruro de Galio, inducido por la polarizacin de compuerta positiva y negativa. Observamos el fenmeno histresis en la curva en el orden de unos pocos cientos de milivoltios, incluso a bajo voltajes de compuerta puerta aplicados. Este fenmeno es principalmente atribuido a la captura de electrones en las trampas de interfaz GaN/AlGaN. Antes de realizar el estrs PBTI, en una evaluacin inicial se implement la fase de estabilizacin, con el fin de permitir un estado de referencia reproducible para los experimento subsequentes. EL factor de caracterizacin elctrica PBTI causa un significativo, que se atribuye al atrapamiento de electrones de la capa del semiconducotr GaN en las trampas de la interfaz GaN/AlGaN. El observado se incrementa con el voltaje de tensin de compuerta , mientras que muestra una disminucin anmala con la temperatura, debido a que la eliminacin de carga es activada trmicamente con mayor frecuencia respecto al atrapamiento de carga, por lo que el medido es menor a mayor temperatura. La tasa de captura de PBTI disminuye en funcin de la carga atrapada, independientemente de las condiciones de estrs. En las condiciones de estrs investigadas, el PBTI el inducido es totalmente recuperable de acuerdo al mtodo de caracterizacin elctrica empleado, el comportamiento es universal para las tres familias de dispositivos independientemente del fabricante.

 

Referencias

[1] D. Jin and J. A. del Alamo, Methodology for the study of dynamic ON-resistance in high-voltage GaN field-effect transistors, IEEE

Trans. Electron Devices, vol. 60, no. 10, pp. 31903196, Oct. 2013, doi: 10.1109/TED.2013.2274477.

[2] A. Tarakji et al., Mechanism of radio-frequency current collapse in GaNAlGaN field-effect transistors, Appl. Phys. Lett., vol. 78, no. 15, pp. 21692171, Apr. 2001, doi: 10.1063/1.1363694.

[3] T. Mizutani, Y. Ohno, M. Akita, S. Kishimoto, and K. Maezawa, A study on current collapse in AlGaN/GaN HEMTs induced by bias

stress, IEEE Trans. Electron Devices, vol. 50, no. 10, pp. 20152020, Oct. 2003, doi: 10.1109/TED.2003.816549.

[4] R. Chu et al., 1200-V normally off GaN-on-Si field-effect transistors with low dynamic ON-resistance, IEEE Electron Device Lett., vol. 32,

no. 5, pp. 632634, May 2011, doi: 10.1109/LED.2011.2118190.

[5] M. Meneghini et al., Role of buffer doping and pre-existing trap states in the current collapse and degradation of AlGaN/GaN HEMTs, in Proc. IEEE IRPS, Jun. 2014, pp. 6C.6.16C.6.7, doi: 10.1109/IRPS.2014.6861113.

[6] M. Wang et al., Investigation of surface- and buffer-induced current collapse in GaN high-electron mobility transistors using a soft switched pulsed IV measurement, IEEE Electron Device Lett., vol. 35, no. 11, pp. 10941096, Nov. 2014, doi: 10.1109/LED.2014.2356720.

[7] M. J. Uren, J. Mreke, and M. Kuball, Buffer design to minimize current collapse in GaN/AlGaN HFETs, IEEE Trans. Electron Devices, vol. 59, no. 12, pp. 33273333, Dec. 2012, doi: 10.1109/TED.2012.2216535.

[8] P. Fiorenza, G. Greco, F. Iucolano, A. Patti, and F. Roccaforte, Slow and fast traps in metal-oxide-semiconductor capacitors fabricated on recessed AlGaN/GaN heterostructures, Appl. Phys. Lett., vol. 106, no. 14, pp. 142903-1142903-4, Apr. 2015, doi: 10.1063/1.4917250.

[9] A. Guo and J. A. del Alamo, Positive-bias temperature instability (PBTI) of GaN MOSFETs, in Proc. IEEE IRPS, Apr. 2015, pp. 6C.5.16C.5.7, doi: 10.1109/IRPS.2015.7112770.

[10] P. Lagger, C. Ostermaier, G. Pobegen, and D. Pogany, Towards understanding the origin of threshold voltage instability of AlGaN/GaN MIS-HEMTs, in Proc. IEEE IEDM, Dec. 2012, pp. 13.1.113.1.4, doi: 10.1109/IEDM.2012.6479033.

[11] Fei, C., Bai, S., Wang, Q., Huang, R., He, Z., Liu, H., Liu, Q.: Influences of pre-oxidation nitrogen implantation and post-oxidation annealing on channel mobility of 4H-SiC MOSFETs. J. Cryst. Growth. 531, 125338 (2020).

[12] Yamasue, K., Cho, Y.: Spatial scale dependent impact of non-uniform interface defect distribution on field effect mobility in SiC MOSFETs. Microelectron. Reliab. 114, 113829 (2020).

[13] Mahapatra, S., Goel, N., Chaudhary, A., Joshi, K., Mukhopadhyay, S.: Characterization methods for BTI degradation and associated gate insulator defects. (2016).

[14] Roccaforte, F., Giannazzo, F., Iucolano, F., Eriksson, J., Weng, M.H., Raineri, V.: Surface and interface issues in wide band gap semiconductor electronics. Appl. Surf. Sci. 256, 57275735 (2010).

[15] Baker, N., Iannuzzo, F.: Smart SiC MOSFET accelerated lifetime testing. Microelectron. Reliab. 8890, 4347 (2018).

[16] Roccaforte, F., Fiorenza, P., Greco, G., Lo Nigro, R., Giannazzo, F., Iucolano, F., Saggio, M.: Emerging trends in wide band gap semiconductors (SiC and GaN) technology for power devices. Microelectron. Eng. 187188, 6677 (2018).

[17] Nguyen, D.D., Kouhestani, C., Kambour, K.E., Hjalmarson, H.P., Devine, R.A.B.: Extraction of recoverable and permanent trapped charge resulting from negative bias temperature instability. Phys. Status Solidi Curr. Top. Solid State Phys. 10, 259262 (2013).

[18] Busatto, G., Di Pasquale, A., Marciano, D., Palazzo, S., Sanseverino, A., Velardi, F.: Physical mechanisms for gate damage induced by heavy ions in SiC power MOSFET. Microelectron. Reliab. 114, 113903 (2020).

[19] Rocha-Jcome, C., Carvajal, R., Chavero, F., Guevara-Cabezas, E. and Hidalgo Fort, E., 2022. Industry 4.0: A Proposal of Paradigm Organization Schemes from a Systematic Literature Review.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2022 por los autores. Este artculo es de acceso abierto y distribuido segn los trminos y condiciones de la licencia Creative Commons Atribucin-NoComercial-CompartirIgual 4.0 Internacional (CC BY-NC-SA 4.0)

(https://creativecommons.org/licenses/by-nc-sa/4.0/).

Enlaces de Referencia

  • Por el momento, no existen enlaces de referencia




Polo del Conocimiento              

Revista Científico-Académica Multidisciplinaria

ISSN: 2550-682X

Casa Editora del Polo                                                 

Manta - Ecuador       

Dirección: Ciudadela El Palmar, II Etapa,  Manta - Manabí - Ecuador.

Código Postal: 130801

Teléfonos: 056051775/0991871420

Email: [email protected][email protected]

URL: https://www.polodelconocimiento.com/

 

 

            



Top